Tecniche di Test Innovative per la Caratterizzazione di Memorie a Gate Flottante

L\u2019affidabilit\ue0 nella ritenzione dei dati memorizzati \ue8 una delle problematiche fondamentali delle memorie flash; esse vengono normalmente testate, in produzione con procedure specifiche implementate su ATE (Automated Test Equipments), per rilevare problemi di lettura, programmazione e cancellazione; vengono inoltre provate altre procedure per identificare possibili faults e per il corretto trimming dei parametri interni. Oggi, il testing classico con ATE \ue8 supportato dalle tecniche BIST (Built-In-Self-Test), tramite le quali si prevede in progetto, all\u2019interno dei circuiti integrati, una parte di hardware e software supplementari per permettere l\u2019auto-test (funzionale e/o parametrico), cos\uec da ridurre la dipendenza da apparecchiature ATE esterne e quindi riducendo sensibilmente il tempo di esecuzione del test completo e permettendo la realizzazione di test del circuito integrato in qualsiasi istante e condizione di funzionamento (in-field test). Un ulteriore passo avanti nel testing in-field \ue8 stato effettuato con lo sviluppo delle tecniche SBST (Software-Based Self Test), che si basano sull\u2019uso del microprocessore interno alla memoria per effettuare i test necessari via software, senza avere cos\uec la necessit\ue0 di progettare e realizzare nel chip hardware aggiuntivo, cos\uec come accade nel caso di presenza di strutture BIST all\u2019interno del circuito. Rispetto allo stato dell\u2019arte delle tecniche di testing si \ue8 approfondito lo studio, la progettazione e la realizzazione di una soluzione circuitale innovativa denominata Portable-ATE per il testing dei Memory Test Chip. La scheda Portable-ATE \ue8 stata sviluppata partendo da una demo-board STM32-Nucleo (STM32F072RB) ed aggiungendo una scheda custom che permette di gestire il sistema di alimentazione, la corretta comunicazione con il memory test chip e l\u2019alloggiamento del test chip stesso. Essa \ue8 in grado di valutare le perfomances di un singolo memory test-chip mantenendo gli stessi standard di affidabilit\ue0 e riproducibilit\ue0 di un ATE classico, aggiungendo portabilit\ue0, flessibilit\ue0, configurabilit\ue0 e la possibilit\ue0 di sviluppo e debug di algoritmi di gestione e software-based self test (SBST) con logging in tempo reale. Con l\u2019utilizzo del Portable-ATE \ue8 stata effettuata la caratterizzazione di alcuni memory test chip di STMicroelectronics con particolare attenzione alle analisi di stress, quale gate e drain stress e successivamente sono stati effettuati test di ciclatura per verificare la ritenzione dei dati; per valutare i test effettuati sono state estratte le distribuzioni di soglia. Infine, grazie all\u2019utilizzo del Portable ATE \ue8 stato possibile sviluppare, testare e ottimizzare gli algoritmi di gestione della memoria, program con verify, erase con verify e refresh senza avere all\u2019interno della memoria nessun PEC (Program/Erase Controller) o microprocessore interno per la gestione degli stessi e con la possibilit\ue0, totalmente innovativa, di avere un logging in tempo reale delle operazioni in esecuzione

Performance evaluation of non volatile memories with a low cost and portable automatic test equipment

This paper presents a versatile and portable test equipment, called portable ATE for research and development of non-volatile memories functionalities. The system is based on STM32-NUCLEO assembled with a custom designed daughter board, in order to host non-volatile memories test-chips, to manage the needed power supplies and generate suitable signals stimuli for correct operations. The system is controlled and programmed by a personal computer, via USB interface. In particular the system can perform: memory reading, writing and erasing, with settings flexibility on time and voltage levels; Electrical Stress Tests (Drain, Gate and Bulk Stress); Cycling Tests; debugging algorithms (erase or program with verify, refresh, etc....) thanks to tailored test programs running in the microcontroller. This system has already been used to achieve early stage characterization of STMicroelectronics memory test-chips described in this work and a lot of other appropriate combinations of the setting parameters are also available for future developments